Xilinx KCU116: La plataforma de desarrollo de redes y almacenamiento FPGA de 100 Gbps más rentable

Por Thanaporn Sangpaithoon

La familia Kintex® UltraScale+™ está considerada como el mejor dispositivo FPGA de equilibrio precio/rendimiento/vatio construido sobre la tecnología TSMC 16 nm FinFET de Xilinx®. Al combinar la nueva UltraRAM y la nueva tecnología de optimización de la interconexión (SmartConnect), este dispositivo ofrece la solución más rentable para aplicaciones que requieren transceptores de alta capacidad para núcleos de conectividad de 100 Gbps. Esta familia está diseñada específicamente para aplicaciones de red y almacenamiento, como el procesamiento de paquetes de red y la tecnología MIMO inalámbrica, las redes cableadas de 100 Gbps, la aceleración de redes industriales y de centros de datos, y la aceleración de almacenamiento NVMe SSD (unidad de estado sólido). Este artículo demuestra la solución de 100 Gbps de la red TCP Offload Engine y la implementación de SSD NVMe en el kit de evaluación KCU116 de Xilinx mediante el uso del núcleo TOE100G-IP de Design Gateway, que es para soluciones de CPU con 12 GB/s de transmisión TCP a través de la interfaz de 100 GbE, y el núcleo NVMeG4-IP, que es capaz de lograr un rendimiento increíblemente rápido de aproximadamente 4 GB/s por SSD.

Introducción al kit de evaluación Kintex® UltraScale+ KCU116

La KCU116 es ideal para evaluar las características clave de Kintex UltraScale+, sobre todo el rendimiento del transceptor de 28 Gbps. Este kit es adecuado para la creación rápida de prototipos basados en un dispositivo FPGA XCKU5P-2FFVB676E.

La placa incluye 1 GB de DDR4-2666 de 32 bits, puertos de expansión FMC para 1 SSD M.2 NVMe y carriles PCIe Gen4 x8 para una interfaz de hasta 2 SSD M.2 NVMe. Los transceptores GTY de 16 x 28 Gbps están disponibles para la implementación de interfaces PCIe Gen4 y 100 GbE y cuentan con una variedad de interfaces periféricas y lógica FPGA para diseños personalizados por el usuario.

Imagen del kit de evaluación Xilinx KCU116 (haga clic para ampliar)Figura 1: Kit de evaluación KCU116. (Fuente de la imagen: Xilinx Inc.)

Junto con los núcleos IP de Design Gateway, la KCU116 proporciona todo lo necesario para desarrollar soluciones de red y almacenamiento de 100 Gbps de última generación sin necesidad de soporte MPSoC.

Implantación de soluciones de red y almacenamiento de 100 Gbps

Esquema de la solución de red y almacenamiento de 100 Gbps en la KCU116Figura 2: Solución de red y almacenamiento de 100 Gbps en KCU116. (Fuente de la imagen: Design Gateway)

Aunque los dispositivos Kintex UltraScale+ no cuentan con tecnología MPSoC, como Zynq UltraScale+, el procesamiento de protocolos de red y de almacenamiento NVMe es posible implementarlo sin necesidad de procesadores y sistemas operativos aprovechando las soluciones IP Cores de Design Gateway:

  1. TOE100G-IP: Núcleo IP de 100 GbE con pila de protocolos TCP completa sin necesidad de CPU
  2. NVMeG4-IP: Controlador de host NVMe independiente con PCIe Gen4 Soft IP integrada

Tanto TOE100G-IP como NVMeG4-IP pueden funcionar sin necesidad de CPU/OS/Driver. La lógica de usuario para el control y la ruta de datos con ambas IP puede ser implementada por la lógica de hardware pura o por el SO de metal expuesto de Microblaze, permitiendo el desarrollo de aplicaciones y algoritmos de alto nivel de forma más rápida y sencilla sin necesidad de preocuparse por los complicados protocolos de red y NVMe. Esto abre nuevas oportunidades para las soluciones avanzadas a nivel de sistema, como la captura de datos de los sensores, la computación integrada y los dispositivos de computación Edge basados en la IA.

TOE100G-IP de Design Gateway para el dispositivo UltraScale+

Imagen de los sistemas TOE100G-IPFigura 3: Sistemas TOE100G-IP. (Fuente de la imagen: Design Gateway)

El núcleo TOE100G IP implementa la pila TCP/IP (en la lógica del cableado) y se conecta con el módulo del subsistema Ethernet de 100 Gb de Xilinx para el hardware de capa inferior. La interfaz de usuario del TOE100G IP consiste en una interfaz de registro para las señales de control y una interfaz FIFO para las señales de datos. El TOE100G IP está diseñado para conectarse con el subsistema Ethernet de 100 Gb que utiliza un AXI4-ST de 512 bits para conectarse a la interfaz de usuario. El subsistema Ethernet, proporcionado por Xilinx, incluye las funciones EMAC, PCS y PMA. La frecuencia de reloj de la interfaz de usuario del subsistema Ethernet de 100 Gb es igual a 322.265625 MHz.

Características de TOE100G-IP

  • Implementación completa de la pila TCP/IP
  • Es compatible con una sesión por una TOE100G IP (la multisesión puede implementarse utilizando múltiples IP TOE100G).
  • Es compatible con el modo servidor y el modo cliente (apertura y cierre pasivo/activo).
  • Es compatible con el marco Jumbo.
  • Interfaz de datos sencilla mediante una interfaz FIFO estándar
  • Interfaz de control sencilla mediante una interfaz RAM de un solo puerto

Los usos de los recursos de la FPGA en el dispositivo FPGA XCKU5P-2FFVB676E se muestran en la Tabla 1.

Familia Ejemplo de dispositivo Fmax (MHz) Regulaciones CLB CLB LUT CLB IOB BRAMTile URAM GTY Herramientas de diseño
Kintex-Ultrascale+ XCKU5P-FFVB676-2E 350 12883 17535 3208 - 53 - 4 Vivado2019.1

Tabla 1: Ejemplo de estadísticas de implementación para el dispositivo Kintex Ultrascale+

En la hoja de datos del TOE100G-IP, que puede descargarse del sitio web de Design Gateway, se describen más detalles.

Controlador de host NVMe PCIe Gen4 de Design Gateway para transceptores GTY

El Kintex UltraScale+ cuenta con un transceptor GTY que admite una interfaz PCIe Gen4, pero no dispone de un bloque integrado PCIe Gen4 ni de un procesador ARM.

Design Gateway ha resuelto este problema desarrollando el núcleo NVMeG4-IP, que es capaz de funcionar como un controlador de host NVMe independiente con IP suave PCIe integrada y lógica de puente PCIe en un solo núcleo. La habilitación del acceso a las SSD NVMe PCIe Gen4 simplifica la interfaz de usuario y permite diseñar funciones estándar para facilitar su uso sin necesidad de conocer el protocolo NVMe.

Imagen del diagrama de bloques de NVMeG4-IPFigura 4: Diagrama de bloques de NVMeG4-IP. (Fuente de la imagen: Design Gateway)

Características de NVMeG4-IP

  • Capaz de implementar la capa de aplicación, la capa de transacción, la capa de enlace de datos y algunas partes de la capa física para acceder a la unidad SSD NVMe sin una CPU o una memoria DDR externa
  • Funciona con la IP PCIe PHY de Xilinx configurada como PCIe Gen4 de 4 carriles (interfaz de bus de 256 bits)
  • Incluye un búfer de datos de 256 Kbytes de RAM
  • Admite seis comandos, es decir, Identificar, Apagar, Escribir, Leer, SMART y Purgar (soporte opcional de comandos adicionales disponible)
  • La frecuencia de reloj del usuario debe ser mayor o igual al reloj PCIe (250 MHz para Gen4)

Los usos de los recursos de la FPGA en el dispositivo FPGA XCKU5P-2FFVB676E se muestran en la Tabla 2.

Familia Ejemplo de dispositivo Fmax (MHz) Regulaciones CLB CLB LUT CLB IOB BRAMTile URAM GTY Herramientas de diseño
Kintex-Ultrascale+ XCKU5P-FFVB676-2E 300 19214 21960 4382 - 12 8 4 Vivado2019.1

Tabla 2: Ejemplo de estadísticas de implementación para el dispositivo Kintex Ultrascale+.

En su hoja de datos, que puede descargarse del sitio web de Design Gateway, se describen más detalles sobre la NVMeG4-IP.

Ejemplo de implementación de TOE100G-IP y resultado de rendimiento en KCU116

La Figura 5 muestra la visión general del diseño de referencia basado en la KCU116 para demostrar la implementación del TOE100G-IP. El sistema de demostración incluye sistemas Microblaze con SO de metal expuesto, lógica de usuario y subsistemas Ethernet de 100 Gb de Xilinx.

Imagen del diagrama de bloques de los sistemas de demostración TOE100G-IPFigura 5: Diagrama de bloques de los sistemas de demostración TOE100G-IP. (Fuente de la imagen: Design Gateway)

El sistema de demostración está diseñado para evaluar el funcionamiento de TOE100G-IP tanto en modo cliente como en modo servidor. La lógica de prueba permite enviar y recibir datos con un patrón de prueba para la mayor velocidad de datos posible en el lado de la interfaz de usuario. Para una interfaz de 100 GbE con KCU116, se necesitan cuatro transceptores SFP+ (25GBASE-R) y un cable de fibra, como se muestra en la Figura 6.

Imagen del entorno de demostración de TOE100G-IP instalado en KCU116Figura 6: Entorno de demostración TOE100G-IP configurado en KCU116. (Fuente de la imagen: Design Gateway)

En la figura 7 se muestra el resultado de la prueba de ejemplo al comparar 100G con otros (1G/10G/25G/40G).

Gráfico de comparación del rendimiento de TOE100G-IP con 1G/10G/25G/40G en la KCU116Figura 7: Comparación del rendimiento de TOE100G-IP con 1G/10G/25G/40G en la KCU116. (Fuente de la imagen: Design Gateway)

El resultado de la prueba demuestra que TOE100G-IP es capaz de alcanzar una velocidad de transmisión TCP de aproximadamente 12 GB/s.

Ejemplo de implementación de NVMeG4-IP y resultado de rendimiento en KCU116

La figura 8 muestra la visión general del diseño de referencia basado en la KCU116 para demostrar la implementación de 1CH NVMeG4-IP. Es posible implementar varias instancias de NVMeG4-IP para lograr un mayor rendimiento de almacenamiento si los recursos de la FPGA están disponibles en el diseño personalizado del usuario.

Para obtener más detalles sobre el diseño de referencia de NVMeG4-IP, consulte el documento de diseño de referencia de NVMeG4-IP que se ofrece en el sitio web de Design Gateway.

Diagrama del diseño de referencia de NVMeG4-IPFigura 8: Visión general del diseño de referencia NVMeG4-IP. (Fuente de la imagen: Design Gateway)

El sistema de demostración está diseñado para escribir/verificar datos con la SSD NVMe en la KCU116. El usuario controla la operación de prueba a través de una consola de serie. Para que la SSD NVMe se conecte con la KCU116, se necesita una placa adaptadora AB18-PCIeX16, como se muestra en la figura 9.

Imagen del entorno de demostración de NVMeG4-IP instalado en KCU116 (haga clic para ampliar)Figura 9: Entorno de demostración de NVMeG4-IP configurado en KCU116. (Fuente de la imagen: Design Gateway)

El resultado de la prueba de ejemplo cuando se ejecuta el sistema de demostración en el KCU116 mientras se utiliza el Samsung 970 Pro de 512 GB se muestra en la Figura 10.

Gráfico del rendimiento de lectura/escritura de la SSD NVMe en la KCU116 utilizando la Samsung 970 PRO SFigura 10: Rendimiento de lectura/escritura de la SSD NVMe en la KCU116 utilizando la Samsung 970 PRO S. (Fuente de la imagen: Design Gateway)

Conclusión:

Tanto el TOE100G-IP como el NVMeG4-IP Core proporcionan la solución para utilizar la capacidad de conectividad de 100 Gbps en la placa KCU116 para la implementación de redes y aplicaciones de almacenamiento NVMe. Un TOE100G-IP es capaz de transmitir aproximadamente 12 GB de TCP a través de 100 GbE. El NVMeG4-IP puede proporcionar un almacenamiento de muy alto rendimiento con NVMe PCIe Gen4 a aproximadamente 4 GB/s por SSD. Se pueden utilizar varias instancias de NVMeG4-IP para formar un controlador RAID0 y aumentar el rendimiento del almacenamiento para igualar la velocidad de transmisión de 100 GbE.

El kit de evaluación KCU116 y las soluciones IP de red y almacenamiento de Design Gateway permiten alcanzar el objetivo del mayor rendimiento posible con el menor uso de recursos de la FPGA para obtener una solución o un producto muy rentable basado en el dispositivo Xilinx® Kintex UltraScale+®.

Para obtener más detalles sobre el TOE100G-IP y el NVMeG4-IP, la hoja de datos, el diseño de referencia disponible y la configuración del entorno de demostración están disponibles en el sitio web de Design Gateway en:

https://dgway.com/TOE100G-IP_X_E.html

https://dgway.com/NVMeG4-IP_X_E.html

Descargo de responsabilidad: Las opiniones, creencias y puntos de vista expresados por los autores o participantes del foro de este sitio web no reflejan necesariamente las opiniones, las creencias y los puntos de vista de Digi-Key Electronics o de las políticas oficiales de Digi-Key Electronics.

Información sobre el autor

Thanaporn Sangpaithoon

Thanaporn Sangpaithoon has been working at Design Gateway Co., Ltd. since 2001. He has been involved in FPGA design projects and successfully developed Serial ATA IP Core on Xilinx Virtex-4 in 2006. Now he is General Manager, responsible for sales and business development.