Kit de evaluación FPGA IGLOO2

• Desarrollar y probar diseños de vía Gen2 x 1 de PCI Express
• Probar la calidad de la señal del transceptor de FPGA mediante pares SERDES SMA bidireccionales
• Medir el bajo consumo de energía del FPGA IGLOO2
• Crear rápidamente un enlace PCIe operativo con un demo de plano de control PCIe incluido y varios demos, disponible próximamente

La placa incluye una interfaz RJ45 a Ethernet de 10/100/1000, LPDDR de 512 MB, Flash SPI de 64 MB, conexiones USB-UART como así también cabeceras GPIO e I2C, SPI. El kit incluye una fuente de alimentación de 12 V, pero también pueden ser alimentadas a través del conector de borde PCIe. También se incluye una licencia gratuita Gold para el kit de herramientas de software SoC Libero para permitir el desarrollo del FPGA y utilizar los diseños de referencia disponibles con el kit. Un programador FlashPro4 JTAG también se incluye para programación y depuración.

Contenido del kit

Cantidad	Descripción
1	IGLOO2 FPGA 12K LE M2GL010T-1FGG484
1	Fuente de alimentación montado en la pared de 12 V
1	Programador FlashPro4 JTAG para programación y depuración de SmartFusion2
1	USB 2.0 A macho a cable Y mini-B para interfaz UART/potencia (hasta 1A) a PC
1	Guía de inicio rápido
1	Licencia de software Gold SoC Libero
1	Diseño de demo de plano de control PCIe

Solicite su kit de evaluación FPGA IGLOO2

Resumen de las características del hardware

• FPGA IGLOO2 LE de 12K en el paquete FGG484 (M2GL010T-1FGG484)
• Memoria Flash SPI de 24 Mb
• LPDDR de 512 MB
• Interfaz Gen2 x 1 de PCI Express
• Cuatro conectores SMA para probar el canal SERDES bidireccional
• Interfaz RJ45 para Ethernet 10/100/1000
• Interfaz de programación JTAG/SPI
• Cabeceras para I2C, SPI, GPIO
• Pulsadores y ledes para fines de demostración
• Puntos de prueba de medición de corriente

La mejor integración, fiabilidad y seguridad y el mejor consumo de energía

• Microsemi, líder en FPGA con costo optimizado
  • Mayor cantidad de transceptores 5G
  • Mayor cantidad de GPIO
  • Mayor cantidad de E/S de 3.3 V conforme a PCI
  • Solo FPGA con subsistema de memoria protegido
  • Solo FPGA general instantáneo y no volátil
• Microsemi, líder en FPGA de bajo consumo
  • 10X la menor energía estática sin limitaciones de rendimiento
  • Administración de alimentación en tiempo real Flash*Freeze
• Microsemi, líder en FPGA confiables
  • Solo FPGA con características generales y tela inmune SEU
  • Mayor compatibilidad de temperatura (hasta 125 ºC Tj)
• Microsemi, líder en FPGA seguros
  • Seguridad del diseño integrado y de vanguardia para todos los dispositivos
  • ¡Fácil de usar!

Diagrama de bloque IGLOO2

Los FPGA IGLOO2 de Microsemi continúa el enfoque de la empresa en atender las necesidades de los mercados actuales de FPGA de coste optimizado proporcionando una estructura basada en LUT, transceptores de 5G, GPIO de alta velocidad, RAM de bloque y bloques DSP en una arquitectura diferenciada y optimizada de potencia y costo. Esta nueva generación de arquitectura IGLOO2 ofrece hasta 5 veces más densidad de lógica y 3 veces más de rendimiento de estructura que sus antecesores y combina una estructura basada en Flash no volátil con la mayor cantidad de E/S generales, interfaces SERDES 5G y puntos PCI Express en comparación con otros productos de su clase.

Siglas

AES Estándar de encriptación avanzada AHB Bus avanzado de alto rendimiento APB Bus periférico avanzado AXI Interfaz eXtensible avanzada DDR Velocidad de datos doble DPA Análisis de potencia diferencial ECC Criptografía de curva elíptica EDAC Detección y corrección de errores FDDR Controlador DDR2/3 en tela FPGA FIC Controlador de interfaz de tela

HPMS Subsistema de memoria de alto rendimiento IAP Programación en aplicación MACC Multiplicación-Acumulación MDDR Controlador DDR2/3 en HPMS SECDED Corrector de errores individuales-Detector de errores dobles SEU Modificación por fenómeno único SHA Algoritmo de control seguro XAUI Interfaz de adjunto de 10 Gbps XGMII Interfaz independiente de medios de 10 Gigabit XGXS Subcapa extendida XGMII

Familia de productoser todos los FPGA IGLOO2

	Características	M2GL005	M2GL010	M2GL025	M2GL050	M2GL090	M2GL100	M2GL150
Lógico/DSP	Elementos lógicos máximos (4LUT + DFF)*	6,060	12,084	27,696	56,340	86,316	99,512	146,124
	Bloques de matemática (18 x 18)	11	22	34	72	84	160	240
	PLL y CCC	2		6			8
	SPI/HPDMA/PDMA	1 cada uno
	Seguridad	AES256, SHA256, RNG				AES256, SHA256, RNG, ECC, PUF
Memoria	eNVM (K Bytes)	128	256			512
	Bloques de 18 K LSRAM	10	21	31	69	109	160	236
	Bloques uSRAM1K	11	22	34	72	112	160	240
	eSRAM (K Bytes)	64
	RAM total (K bits)	703	912	1104	1826	2586	3552	5000
Alta velocidad	Controladores DDR	1x18			2x36	1x18	2x36
	Vías SERDES	0	4		8	4	8	16
	Puntos extremos PCIe	0	1		2			4
E/S de usuarios	MSIO (3.3 V)	115	123	157	139	306	292	292
	MSIOD (2.5 V)	28	40	40	62	40	106	106
	DDRIO (2.5 V)	66	70	70	176	66	176	176
	E/S totales de usuarios	209	233	267	377	412	574	574
* La lógica total puede variar según el uso de DSP y memorias en el diseño. Consulte UG de tela IGLOO2 para obtener detalles

Embalaje y E/S

Tipo	VF400		FG484		FG676		FG896		FC1152
Paso (mm)	0.8		1.0		1.0		1.0		1.0
Longitud x Ancho (mm)	17x17		23x23		27x27		31x31		35x35
Dispositivo	E/S	Vías	E/S	Vías	E/S	Vías	E/S	Vías	E/S	Vías
M2GL005	169*	-	209	-
M2GL010(T)	195	4	233	4
M2GL025(T)	195	4	267	4
M2GL050(T)	207	4	267	4			377	8
M2GL090(T)			267	4	412*	4*
M2GL100(T)									574	8
M2GL150(T)									574	16
* Preliminar

Hojas de datos

Hojas de datos del FPGA IGLOO2

Descripciones del pin FPGA IGLOO2

• Patillaje FG484 IGLOO2 (ZIP, 368 KB, 6/28)
• Patillaje FG896 IGLOO2 (ZIP, 185 KB, 6/28)
• Patillaje VF400 IGLOO2 (ZIP, 216 KB, 6/28)
• Patillaje FC1152 IGLOO2 (ZIP, 264 KB, 6/28)

 

Datos de embalaje

Planos mecánicos del paquete (Revisión 46)

 

Guía del usuario de software y silicon

Guía del usuario de tela FPGA IGLOO2

Guía del usuario del subsistema de memorias de alto rendimiento del FPGA IGLOO2

Guía del usuario de las interfaces DDR de alta velocidad del FPGA IGLOO2

Guía del usuario de las interfaces seriales de alta velocidad del FPGA IGLOO2

Guía del usuario de recursos de sincronización del FPGA IGLOO2

Guía del usuario del diseño de bajo consumo del FPGA IGLOO2

Guía del usuario de fiabilidad y seguridad del FPGA IGLOO2

Guía del usuario del controlador del sistema del FPGA IGLOO2

Guía del usuario de programación del FPGA IGLOO2

Guía del usuario del creador del sistema IGLOO2

Configuración del controlador DDR de tela FPGA IGLOO2

 

Documentos HPMS IGLOO2

Configuración del puente DDR HPMS IGLOO2

Configuración del corrector de errores individuales-Detector de errores dobles (SECDED) HPMS IGLOO2

Configuración de la memoria no volátil e integrada (eNVM) de HPMS IGLOO2

Configuración de seguridad HPMS IGLOO2

Configuración de la matriz de bus AHB HPMS IGLOO2

Configuración del controlador DDR HPMS IGLOO2

 

Notas sobre la aplicación

AC394: Pautas de diseño para la nota de aplicación del diseño de placa basado en SmartFusion2/IGLOO2

AC398: Implementación de multiplicaciones 9x9, multiplicador amplio y agregado extendido mediante la nota de aplicación Mathblock (bloque de matemáticas) IGLOO2/SmartFusion2

• Archivos de diseño para IGLOO2 (ZIP, 3.1 MB, 6/13)
• Archivos de diseño para SmartFusion2 (ZIP, 6.3 MB, 6/13)

 

Errata

Errata FPGA IGLOO2