Convertidores de analógico a digital de 14 bits MCP37221

El MCP37221 de Microchip Technology es un ADC canalizado de 14 bits con una frecuencia de muestreo máxima de 200 MSPS. La alta precisión de más de 74 dB de relación señal-ruido (SNR) y más de 90 dB de rango dinámico libre de espurios (SFDR) permiten mediciones de alta precisión de señales de entrada rápidas. El dispositivo funciona con un consumo de energía muy bajo de 490 mW a 200 MSPS, incluida la E/S digital LVDS. Los modos de ahorro de energía más bajos están disponibles a 144 mW para el modo de espera y 28 mW para el apagado. El MCP37221-200 incluye muchas características de procesamiento digital que simplifican el diseño del sistema, el costo y el uso de energía. Estos incluyen filtros de decimación para mejorar la SNR, fase individual, ajuste de compensación y ganancia, y una recuperación de retardo fraccional para correcciones de retardo de tiempo en modos multicanal. Los datos están disponibles a través de la interfaz serial DDR LVDS o CMOS paralela y configurados a través de la interfaz serial periférica (SPI). El dispositivo está disponible en los paquetes TFBGA-121 y VTLA-124. El paquete TFBGA-121 está calificado para aplicaciones automotrices (AEC-Q100). El ADC MCP37221 es ideal para aplicaciones de instrumentación de comunicación, estaciones base celulares, escáneres, lidar y radar.

Características

• Resolución de 14 bits
• Frecuencia de muestreo máxima de 200 MSPS
• Funcionamiento de 490 mW de baja potencia a una frecuencia de muestreo completa, incluidas E/S digitales LVDS
• Modos de ahorro de energía de 144 mW durante el modo de espera y 28 mW durante el apagado
• SNR de >74 dBFS a 200 MSPS
• SFDR de >90 dBFS a 200 MSPS
• Filtros de decimación para mejorar la SNR
• Ajuste de fase, compensación y ganancia de canales individuales
• Recuperación de retardo fraccional para correcciones de retardo de tiempo en operaciones multicanal (modos de canal dual/octal)
• Ancho de banda del canal de entrada de 500 MHz
• Formato de datos de salida en LVDS DDR en serie o CMOS paralelo
• Configuración a través de SPI
• Paquete TFBGA-121: certificado AEC-Q100, grado de temperatura 1: -40 ºC a +125 ºC
• Paquete VTLA-124: rango de temperatura de -40 ºC a +85 ºC