Dispositivos de alimentación de GaN

2. Seleccione el dispositivo GaN adecuado

Utilice las siguientes herramientas para seleccionar su dispositivo

Lea este artículo para saber por qué no debe utilizar RDS(on) para seleccionar y comparar dispositivos en convertidores de potencia conmutados.

Utilice la calculadora térmica de FET de GaN para simular su solución

Una vez que haya identificado unos cuantos dispositivos adecuados para su aplicación, puede evaluar cómo funcionarán en su entorno térmico con la calculadora térmica de FET de GaN. Permite optimizar la solución térmica una vez determinadas las pérdidas.

Considera las opciones de encapsulado

Los FET e IC de GaN de EPC se ofrecen en paquetes a escala de chip (CSP) y en encapsulados de plástico cuádruple plano sin conductor (PQFN). La elección entre CSP y PQFN depende de los requisitos específicos de la aplicación. CSP es muy apto para aplicaciones de tamaño limitado y alta densidad de potencia. Los encapsulados PQFN ofrecen un equilibrio entre alto rendimiento y facilidad de fabricación.

Considere la fiabilidad

La fiabilidad del producto es una consideración fundamental a la hora de seleccionar el dispositivo adecuado.  Los dispositivos eGaN® se fabrican en serie desde marzo de 2010 y han demostrado una fiabilidad muy alta tanto en pruebas de laboratorio como en aplicaciones de clientes de gran volumen, con un notable historial de fiabilidad sobre el terreno.

EPC cuenta con un amplio programa de fiabilidad de prueba a fallo y publica regularmente los resultados de estos estudios.  Si desea consultar los últimos informes de fiabilidad, visite la página de recursos de fiabilidad.

Temas clave de fiabilidad tratados:

• Modelos de vida útil basados en la física para la tensión de puerta y la tensión de drenaje
• Área de funcionamiento seguro (SOA)
• Resistencia al cortocircuito
• Tensión mecánica
• Tensión termomecánica
• Metodología de prueba hasta el fallo para predecir con exactitud la vida útil del dispositivo específica de la aplicación

3. Accionadores y controladores

Seleccionar el controlador o accionador de GaN adecuado es fundamental para lograr diseños robustos y de alto rendimiento en los sistemas de conversión de energía GaN. En esta sección del marco de diseño de GaN First Time Right™️ de EPC, encontrará orientación detallada sobre controladores de compuerta compatibles, arquitecturas de controlador (reductor, elevador, medio puente, rectificación síncrona) y criterios de selección como tiempo muerto, retardo de propagación y protección de compuerta. Cada recomendación está respaldada por diseños de referencia probados y abundantes datos de aplicación para ayudarle a integrar controladores y controladores que maximicen la eficiencia, la fiabilidad y la velocidad en los sistemas basados en GaN.

Aprenda a utilizar los FET de GaN con accionadores y controladores de compuerta diseñados para MOSFET de silicio.

En algunas situaciones, un diseñador puede querer utilizar un accionador o un controlador de compuerta genérico. A menudo esto es posible (como ejemplo en el convertidor reductor EPC9153) pero hay algunos puntos que deben investigarse, entre ellos:

1. "Abrazadera" de voltaje de arranque de lado alto - para conducción de corriente inversa de FET de lado bajo (el voltaje de conducción inversa es de hasta 2,5 V, lo que puede cargar el condensador de arranque a más de 7 V) para controladores de medio puente alimentados por la fuente de arranque.
2. Los FET eGaN de EPC deben accionarse con una tensión de activación de 5,0 a 5,5 V, pero no inferior a 4,5 V, y una tensión de desactivación de 0 V. Por lo tanto, debe comprobarse el bloqueo por baja tensión (UVLO) del controlador y se recomienda que esté en el rango de 3,6 V para desactivar y 4,0 V para activar.
3. Dado que los dispositivos GaN pueden conmutar muy rápido, el controlador de compuerta debe ser capaz de soportar estos elevados dv/dt; se recomienda una capacidad > 100 V/ns.
4. El tiempo muerto mínimo debe ser lo suficientemente bajo como para minimizar las pérdidas de tiempo muerto, idealmente en el rango de 20-40ns: Optimización del tiempo muerto para lograr la máxima eficiencia
5. Puede ser necesario un pequeño diodo Schottky de bajo costo en paralelo con el FET inferior. Consultar un ejemplo en la placa Convertidor reductor EPC9153.

Identifique un circuito integrado monolítico de GaN que cumpla sus requisitos de diseño.

4. Esquema y trazado

Buscar y descargar el esquema para empezar a diseñar

EPC publica el esquema de todas las placas de evaluación para permitir copiar y pegar fácilmente diseños que contengan todos los componentes críticos y una disposición que favorezca un rendimiento óptimo de la conmutación. Seleccione la placa de evaluación que le interese de nuestra creciente lista de diseños y encontrará el esquema junto con la lista de materiales y los archivos gerber para comenzar su diseño.

Símbolo esquemático de los FET de GaN

EPC utiliza el símbolo estándar MOSFET para los FET de GaN con el fin de facilitar la tarea a los diseñadores. Los transistores de GaN en modo de mejora no tienen un diodo de cuerpo p-n como en un MOSFET de potencia de silicio, pero conducen en sentido inverso de forma parecida al diodo de un MOSFET de potencia. Sin embargo, como no hay portadores minoritarios implicados en la conducción en un transistor de GaN en modo de realce, no hay carga de recuperación inversa. Q_RR es cero, lo que supone una ventaja adicional significativa en comparación con los MOSFET de potencia.

El diseño recomendado para Optimizar la disposición de las placas de circuito impreso con FET de eGaN (WP010) utiliza la primera capa interior como vía de retorno del bucle de potencia. Esta vía de retorno está situada directamente debajo del bucle de alimentación de la capa superior, lo que permite obtener el tamaño físico de bucle más pequeño. Se pueden implementar variaciones de este concepto colocando los condensadores de bus junto al dispositivo del lado alto, junto al dispositivo del lado bajo o entre los dispositivos del lado bajo y alto, pero en todos los casos, el bucle se cierra en la capa interior justo debajo de los dispositivos. También se utiliza un concepto similar para el bucle de puerta de enlace, con el bucle de puerta de retorno situado directamente debajo de las resistencias de puerta ON y OFF.

Además, para minimizar la inductancia de fuente común entre los bucles de alimentación y de compuerta, los bucles de alimentación y de compuerta se disponen perpendiculares entre sí, y se utiliza una vía junto a la almohadilla de fuente más cercana a la almohadilla de compuerta como conexión Kelvin para la vía de retorno del controlador de compuerta.

Directrices para un paralelismo eficaz de los dispositivos de GaN

Para aplicaciones de mayor potencia, puede ser necesario colocar varios transistores en paralelo y hacer que se comporten como un único dispositivo. Los dispositivos de GaN funcionan en paralelo extremadamente bien porque:

• El RDS(ON) tiene un coeficiente de temperatura positivo, por lo que en el estado ON la corriente se autoequilibrará en función de la temperatura de cada dispositivo
• El QG del FET de GaN es mucho menor que el del MOSFET de Si comparable, por lo que se minimizan los requisitos y las pérdidas en el controlador de puerta
• La VTH del FET de GaN es muy estable a lo largo de la temperatura, en comparación con un coeficiente de temperatura fuertemente negativo para el MOSFET de Si, esto permite un buen reparto de la corriente también durante los eventos de conmutación

Sin embargo, para garantizar un buen reparto de la corriente en condiciones dinámicas, también es importante prestar atención al trazado:

• Deben utilizarse resistencias de puerta individuales para cada FET de GaN, colocadas cerca de los FET
• Todas las inductancias parásitas en el diseño deben mantenerse lo más similares posible para cada dispositivo en paralelo, tanto para el bucle de potencia como para el bucle de compuerta
• Para aplicaciones de alto rendimiento, recomendamos una técnica de disposición que consiste en poner en paralelo medios puentes en lugar de dispositivos individuales: Puesta en paralelo de transistores GaN de alta velocidad (AN020). Un ejemplo de implementación se muestra en EPC90135: Placa de evaluación paralela de 100 V, 45 A
• Para un planteamiento más sencillo de una disposición en paralelo con 4 dispositivos en paralelo recomendamos la técnica utilizada en el diseño de referencia de accionamiento de motor EPC9186: 150 ARMS, tensión de entrada amplia Inversor trifásico de accionamiento de motor BLDC

Un ejemplo de disposición en paralelo con 4 dispositivos en paralelo es el EPC90135: Placa de evaluación en paralelo de 100 V, 45 A

Mejores prácticas para el diseño de huellas de FET de eGaN

Muchas piezas EPC se ofrecen en un encapsulado a escala de chip a nivel de oblea (WLCSP) con un paso fino de hasta 400 µm. Esto significa que un diseño adecuado de la huella de la placa de circuito impreso es esencial para un montaje consistente y fiable del dispositivo GaN. Encontrará recomendaciones detalladas aquí How2AppNote008 - Diseño de huellas de PCB para circuitos integrados FET eGaN, y los patrones de tierra recomendados (apertura de la máscara de soldadura) y los diseños de plantillas se proporcionan en cada hoja de datos. EPC también proporciona una biblioteca de Altium con todas las huellas de EPC. El video Diseño de huellas - Sistema CAD para PCB independiente guía a los clientes a través de una explicación detallada independiente de CAD sobre cómo crear sus propias huellas.

EPC recomienda el uso de una almohadilla Definida por Máscara de Soldadura (SMD) en lugar de una almohadilla Definida por Máscara sin Soldadura (NSMD) por dos razones:

• Una huella definida por máscara de soldadura (SMD) produce una inductancia menor y mejora la alineación durante el reflujo.
• Una huella no definida por la máscara de soldadura (NSMD) tiene una mayor probabilidad de desalineación de la matriz durante el reflujo, lo que puede reducir el área efectiva de contacto del cobre, degradando así la unión soldada y la capacidad de conducción de corriente del dispositivo.

El diseño serigráfico recomendado por EPC debe incluir:

• 4 marcas de registro en las esquinas que perfilan la forma de la pieza.
• Las líneas trazadas con un guión estrecho abierto: un rectángulo de línea sólida que rodea la pieza, impidiendo así que el fundente fluya fuera de la matriz durante el proceso de reflujo, pueden crear una presa de fundente y atrapar el fundente bajo la pieza.
• Identificador único de Pin uno.

Si desea que el equipo de EPC revise su diseño una vez realizados el esquema y el diseño, envíe su solicitud a info@epc-co.com.

5. Cálculo de pérdidas

Simular el rendimiento eléctrico con dispositivos GaN

La capacidad de simular dispositivos GaN sin utilizarlos en la práctica es un paso extremadamente importante en el proceso de diseño. Para simulaciones eléctricas más detalladas, EPC utiliza un híbrido de funciones basadas en la física y fenomenológicas para lograr un modelo de especias compacto con características de simulación y convergencia aceptables, incluidos los efectos de la temperatura para los parámetros de conductividad y umbral. Estos se pueden encontrar en la página Modelos de dispositivos EPC, mientras que la Simulación de circuitos mediante modelos de dispositivos EPC ofrece una visión en profundidad de estos modelos. Los formatos de modelo compatibles son P-SPICE, LTSPICE, TSPICE, SIMPLIS/SIMetrix y Spectre. También se incluyen en la página Modelos STEP, Modelos térmicos y la biblioteca EPC Altium.

6. Gestión térmica

Maximice la potencia con diseños avanzados de disipadores térmicos

Es importante señalar que los FET de GaN de EPC pueden aprovechar la refrigeración de doble cara para maximizar su capacidad de disipación de calor en diseños de alta densidad de potencia. Esto se trata en detalle en How2AppNote012 - Cómo obtener más potencia de un convertidor eGaN.

Optimice la refrigeración con materiales de interfaz térmica de primera calidad

Los materiales de interfaz térmica (TIM) son una parte fundamental del sistema de refrigeración cuando se utiliza la refrigeración por la parte superior. Dado que los dispositivos de GaN son muy pequeños, una refrigeración eficaz depende del efecto de dispersión del calor del disipador, sin embargo, la capa de TIM no se beneficia de ello. Debido a su pequeña superficie, la capa TIM acaba siendo un contribuyente significativo a la Rth,J-A global, por lo que el uso de materiales de alta conductividad térmica resulta muy beneficioso. La capa de TIM también tiene una segunda función muy importante: aislar eléctricamente los dispositivos de GaN del disipador térmico, ya que la parte superior de los FET de GaN de EPC está conectada al potencial de la fuente.

EPC ha recopilado información sobre materiales TIM para ayudar a los diseñadores en su búsqueda:

7. Montaje

Caracterización visual

Cuando se inicia un nuevo proceso de producción, es habitual establecer inspecciones visuales de entrada. Para simplificar este proceso, en la Guía de caracterización visual de los FET e IC de GaN en modo de mejora) se ofrecen descripciones detalladas de las características físicas de los FET e IC de EPC, incluidos los criterios visuales que deben cumplir todos los dispositivos antes de ser liberados para su envío a los clientes.

8. Medición

Los FET de GaN pueden conmutar mucho más rápido que los MOSFET de Si.

Comparación del nodo de conmutación a 15A (convertidor reductor de 48 Vin, 12 Vout)

Esto puede causar problemas durante la fase de medición.

Consultar AN023 Medición precisa de transistores GaN de alta velocidad para más detalles

Consejos y trucos

El alto rendimiento de los FET de GaN pone de relieve la necesidad de disponer de buenas técnicas de medición para los circuitos de alta velocidad.

1. El bucle de tierra debe minimizarse utilizando una presilla.
2. La ubicación de la sonda debe mantenerse lo más cerca posible del dispositivo que se está probando.

Requisitos de ancho de banda

Si se utilizan osciloscopios o sondas con un ancho de banda insuficiente, no se podrán medir con precisión las formas de onda reales de un convertidor típico. Se recomienda un ancho de banda de 500 MHz para los convertidores típicos, y de al menos 1 GHz para algunas aplicaciones específicas como el LIDAR.

Efecto del ancho de banda de la sonda/sistema en la forma de onda capturada (placa basada en EPC9080)

sonda diferencial

De particular interés es la medición de la puerta del lado alto en una configuración típica de medio puente. Además de los requisitos anteriores en cuanto a ancho de banda y configuración de la medición, esta medición presenta requisitos adicionales: 

1. Aislamiento galvánico: aunque los canales matemáticos pueden utilizarse para reconstruir la puerta del lado alto, este método es susceptible al ruido y al desajuste entre las dos sondas. Se recomienda una sonda diferencial
2. Gran relación de rechazo en modo común (CMMR
3. Tensión nominal en modo común > tensión de entrada (reductor) o tensión de salida (elevador
4. Gran impedancia de entrada, preferiblemente > 10 MΩ || < 2pF 

Los fabricantes de equipos de prueba han desarrollado sondas diferenciales de alto rendimiento adecuadas para ello: por ejemplo, las sondas Tektronix IsoVu, LeCroy DL-ISO y PMK Firefly.

Mediciones de doble pulso

Este método de medición se utiliza comúnmente para medir directamente las pérdidas de conmutación de dispositivos semiconductores utilizando la función matemática de un telescopio para multiplicar las formas de onda instantáneas de voltaje y corriente y luego integrarlas. Los métodos anteriores pueden aplicarse para medir la tensión, sin embargo, medir la corriente presenta estos desafíos adicionales:

• Requisitos de ancho de banda: los sensores de corriente activos tienen dificultades con la precisión y el ancho de banda necesarios, por lo que las derivaciones de corriente siguen siendo el método de preferencia.
• Las derivaciones de corriente requieren interrumpir el bucle de alimentación e insertar el sensor. El aumento de la inductancia del bucle de potencia puede cambiar significativamente los resultados de la medición.

Por estas razones, EPC no recomienda realizar pruebas de doble pulso, sino utilizar modelos Spice (y un modelo calibrado si se necesita más precisión): Modelos de dispositivos EPC

Los fabricantes de equipos de ensayo están trabajando en este tema; por ejemplo, consulte el artículo Caracterización precisa de los FET de GaN de bajo voltaje y factor de forma pequeño.